SIwave是2.5D的全波仿真工具，主要算法为MoM和FEM。

其主要的功能有：

1. 无源链路S参数抽取
2. 无源链路RLGC模型抽取
3. 无源链路全波SPICE模型抽取

以下是SIWave的一个“非官方流程”

导入封装及PCB1.导入封装及PCB

1.导封装及PCB

• 导入封装SiP
• 步骤一：打开SIwave在欢迎界面中选择ImportCadence Allegro/APD/SiP… ；
• 步骤二：选择相应目录下的封装工程文档；
• 步骤三：点击打开，完成导入；
• 步骤四：点击ImportConfiguration。

• 导入PCB文件（Pads）
• 步骤一：关闭SIwave欢迎界面后进入SIWave主界面，选择Import菜单；
• 步骤二：选择MentorPads Design…；
• 步骤三：点击相应目录下的asc文件；
• 步骤四：打开；
• 步骤五：点击ImportConfiguration。

• 
  
• 导入PCB文件（Allegro）
• 步骤一：关闭SIwave欢迎界面后进入SIWave主界面，选择Import菜单；
• 步骤二：选择Cadence Allegro/APD/SiP…；
• 步骤三：点击相应目录下的brd文件；
• 步骤四：打开；
• 步骤五：点击ImportConfiguration。

设置叠层

• 步骤一：在SIwaveWorkflow Wizard中选择VerifyStackup…；
• 步骤二：选择EditMaterial Properties；

设置板材

• 步骤一：选择Dielectrics列表进入板材设置
• 步骤二：选择Add…，用来添加板材模型；
• 步骤三：选择Djordjevic-Sarkar模型；
• 步骤四：选择OK，进入模型建立窗口；
• 步骤五：这里输入板材的名称，用于后续调用；
• 步骤六：按照板厂给的板材测试频率、DK、DF依次填入，然后选择OK，完成一种板材模型建立。之后再续建立PP或者CORE模型重复步骤一~步骤六；

设置铜箔

• 步骤一：选择所有的导体层；
• 步骤二：Material定义为copper并且update，由于板厂之间铜箔材质的电导率差异较小，几乎不对SI结果造成影响，可以直接使用软件自带的铜箔模型；
• 步骤三：设置铜箔蚀刻后填充的介质材料，表层一般填充soldermask，内层填充导体层之上压合的pp或core；
• 步骤四：点击Roughness一行，进入粗糙度设置
• 步骤五：设置为Harmmerstad模型，即上下表面各0.2mil峰状模型。

设置各层厚度

设置传输链路模型

• 设置蚀刻参数
• 步骤一：在主界面中选择Advanced；
• 步骤二：在Advanced子菜单下选择TraceCrossSection；
• 步骤三：选择需要添加传输线蚀刻模型的导体层；
• 步骤四：选择需要添加的蚀刻模型形状，建议选择梯形Trapezoid；

设置端口

• 设置TX端口
• 步骤一：首先在3D图中选中TX器件，然后在主界面中选择Tools；
• 步骤二：在Tools子菜单下选择GenetateCircuit Element on Component；
• 步骤三：按照网络名分别选择端口的正馈和负馈；
• 步骤四：选择生成的电路类型为端口，完成后点击Creat，然后点击OK 。

• 设置RX端口
• 步骤一：首先在3D图中选中RX器件，然后在主界面中选择Tools；
• 步骤二：在Tools子菜单下选择GenetateCircuit Element on Component；
• 步骤三：按照网络名分别选择端口的正馈和负馈；
• 步骤四：选择生成的电路类型为端口，完成后点击Creat，然后点击OK。

设置扫描频点及带宽

• 设置频率及带宽
• 步骤一：在主界面中选择Simulation；
• 步骤二：在Simulationd子菜单下选择ComputeSYZ Parameters…；
• 步骤三：在弹出窗口里输入仿真结果的名字；
• 步骤四：勾选Computeextract DC point，SetFWS … ，Q3D（3DDDW），InterpolatingSweep,详细参数参考图中设置；

设置仿真精度

• 设置网格划分精度
• 步骤一：在设置完频率与带宽后点击Othersolver option…；
• 步骤二：在弹出的窗口中选择SI/PI子菜单，选择SIsimulation 并将选项调至OptimumAccuracy；
• 步骤三：选择SI/PIAdvanced子菜单，将GeometryProcessing下所有RestoreDefault点击一次，保证较优网格划分精度；
• 步骤四：选择DC子菜单，将选项调至OptimumAccuracy；
• 步骤五：选择DC Advanced子菜单，将GeometryProcessing下所有RestoreDefault点击一次，保证较优网格划分精度，完成后点击ok；

• 设置可选网络
• 步骤一：选择NetProcessing子菜单；
• 步骤二：在Selectadditional nets to include in the simulation from the following中选择需要仿真的网络，Siwave默认值只识别包含了Plane的网络，对于trace属性的网络默认不包含，所以这里建议勾选上；

查看无源结果及导出

• S参数模型
• 步骤一：右键点击结果中的“SYZSweep a01 wen ba2”；
• 步骤二：在弹出的子菜单中选择ExportTouchstone? File..；
• 步骤三：输入生成的模型名称；

• 
  
• 全波SPICE模型
• 步骤一：右键点击结果中的“SYZSweep a01 wen ba2”；
• 步骤二：在弹出的子菜单中选择ComputeFWS sub-circuit..；
• 步骤三：弹出的窗口是基于Ndexplorer工具，勾选Changeout file format，选择相应的SPICE模型；其他选项不需要更改，若存在被动和因果问题则需要做强制性处理。

• 
  
• RLGC模型
• 步骤一：右键点击结果中的“SYZSweep a01 wen ba2”；
• 步骤二：在弹出的子菜单中选择ComputeRLGC sub-circuit..；
• 步骤三：弹出的窗口中选择频率，点击AutoAssign Source/Sink Terminals,中需要计算的端口；
• 步骤四：点击ComputeRLGC Matrices；
• 步骤五：弹出的窗口中选择ExportRLGC subcircuit；

补充说明

• SIwave封装与PCB的级联方法
• 步骤一：在PCB上选中要级联封装的器件；
• 步骤二：ToolsàAttach Package or RDL…；
• 步骤三：选择封装文件的目录，封装文件先转成Siwave格式；

• 
  
• RLGC模型的设置原则
• 为保证RLGC的带宽可靠性，RLGC微分模型产生的延时，应该要小于需要分析信号的最小上升沿的十分之一，建议为二十分之一；
• SIwave中的RLGC由S参数转换获得，因此FWS参数中的上升沿可视作单个集总RLGC的延时，因此此处Numberof lumps建议设置为20*S参数FWS的上升沿/分析信号上升沿

原创：Enux.LEE

卧龙会，卧虎藏龙，IT高手汇聚！由多名十几年的IT技术设计师组成。欢迎关注！想学习请点击下面“了解更多