新改良(「专利解密」武汉新芯改良 NOR Flash 制作方法)

Posted 2023-05-28

篇首语：贵有恒，何必三更起、五更眠、最无益，只怕一日曝、十日寒。本文由小常识网(cha138.com)小编为大家整理，主要介绍了新改良(「专利解密」武汉新芯改良 NOR Flash 制作方法)相关的知识，希望对你有一定的参考价值。

新改良(「专利解密」武汉新芯改良 NOR Flash 制作方法)

【嘉德点评】武汉新芯提出的闪存器件制作方法中，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

集微网消息，新冠肺炎的影响导致武汉一直处于封城状态，也势必会影响到武汉三大晶圆厂之一的武汉新芯的运营情况，目前武汉新芯已经下调了第一季度NOR Flash的产能。

当前武汉新芯NOR Flash出货主要面向PC、手机、真无线蓝牙耳机(TWS)、智能电网等市场，其NOR Flash产能约占全球的10%左右。尤其在索尼、华为、小米等品牌相继推出TWS产品之后，NOR Flash俨然成为舞台焦点。

一般而言，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器件，易失性存储器在电源中断时易于丢失数据，而非易失性存储器件在电源关闭后仍可及时保存存储器内部信息，而且非易失性存储器件具有成本低、密度大等特点，使得非易失性存储器件广泛应用于各个领域。非易失性存储器件包含有与非(NAND)及或非(NOR)型闪存(Flash Memory)类型，前者虽然存储容量较大，但读写速度较慢，而后者的速度相对较快。

Nor Flash工艺在尺寸不断减小的过程中，对于ONO(氧化硅-氮化硅-氧化硅)填充之前存储区隔离氧化层去除后缺陷的要求也越来越高。虽然可以通过湿法干法混合，以及为每一次刻蚀配以图形化来避免光刻胶在湿法刻蚀中迁移带来的缺陷，但这样无外乎会增加生产成本。

因此，为了解决上述技术问题，武汉新芯，申请了一项名为“闪存器件及其制作方法”（申请号：201911090126.1）的发明专利，申请人为武汉新芯集成电路制造有限公司。

图1 闪存器件制作方法流程图

上图是该发明提出的一种闪存器件制作方法流程图，它主要有五大步骤组成。

第一步

我们首先需要提供一个半导体衬底100（比如硅衬底、碳化硅衬底等），衬底100包含存储区100A与外围区100B，并且在衬底100内部会形成多个隔离结构110。

图2 生产步骤结构图1

第二步

之后在隔离结构110和衬底100上形成多晶硅材质的浮栅材料层130以及含有氧化硅的氧化层140。这里要注意的是浮栅材料层130必须要完全覆盖隔离结构110与衬底100，同时氧化层140也应覆盖浮栅材料层130。

第三步

然后我们要平坦化氧化层140和浮栅材料层130，直到它们暴露出存储区100A内的隔离结构110的上表面。这样存储区100A内剩余的浮栅材料层形成浮栅130A，并且外围区100B也会保留一部分的浮栅材料层130B，如下图所示。

图3 生产步骤结构图2

第四步

接着我们采用湿法刻蚀去除浮栅130A之间部分隔离结构110，并继续采用如等离子体刻蚀等技术，继续刻蚀隔离结构110。通过工艺控制，使得剩余的隔离结构110达到预定的深度，即与浮栅130A的下表面平齐。

图4 生产步骤结构图3

第五步

最后我们要去除外围区100B保留的部分浮栅材料层130B。可以先让其形成图形化的光刻胶层，这样就能暴露出浮栅材料层130B，然后以图形化的光刻胶层为掩膜，刻蚀去除所述浮栅材料层130B，最后再灰化去除图形化的光刻胶层。

武汉新芯提出的闪存器件制作方法中，在浮栅材料层上形成氧化层，平坦化氧化层与浮栅材料层之后，存储区内剩余的浮栅材料层就形成浮栅并且其外围区会保留部分浮栅材料层，然后再令其为掩膜刻蚀浮栅之间的隔离结构，这样能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

关于嘉德

深圳市嘉德知识产权服务有限公司由曾在华为等世界500强企业工作多年的知识产权专家、律师、专利代理人组成，熟悉中欧美知识产权法律理论和实务，在全球知识产权申请、布局、诉讼、许可谈判、交易、运营、标准专利协同创造、专利池建设、展会知识产权、跨境电商知识产权、知识产权海关保护等方面拥有丰富的经验。（校对/holly）